基于 Zynq 的电机声振与转速监测系统

摘要

针对小型直流电机调速过程中转速、空气声与结构运动难以同时观测的问题，设计了一套基于Zynq-7020的电机声振与转速监测系统。系统以PYNQ-Z2为处理平台，以RS555电机为被测对象，集成BTS7960驱动模块、HC-020K光电码盘、ADXL345三轴加速度传感器、双通道数字麦克风和ST7789P3显示屏，形成电机控制、多源采集、本地显示与串口记录的基础监测平台。

系统采用PS与PL协同架构。PL并行执行四键启停调速、PWM输出、码盘计数、双通道声音处理和LCD绘制；PS运行Vitis裸机程序，完成加速度访问、正常基准标定、转速及声振异常提示、状态回写与音频DMA管理。PWM设计频率为25kHz，占空比范围为0～100%，步进为5%；测速采用1s门宽和每转20个有效上升沿。声音为双声道16bitPCM，标称采样率16kHz，每帧传输4096对样本；三轴加速度以原始读数及相邻读数变化量表征。

设计将运行锁存与预设档位分离，实现复位不启动、停止保留档位以及释放软件联锁后不自动重启；通过寄存器控制通路和音频数据通路完成状态交换与按帧接收。优化实现的布线结果表明，100MHz目标下WNS为0.094ns、WHS为0.020ns，所分析建立与保持路径均无负裕量。已有工况记录显示，系统能够稳定完成调速、转速观测、声振数据输出和状态提示，为小型电机工况观测与Zynq软硬件协同实验提供了实现平台。

关键词：Zynq；直流电机；状态监测；三轴加速度；软硬件协同

目录

第一部分 作品概述 3
1.1 功能与特性 3
1.2 应用领域 3
1.3 国内外研究现状与前人工作 3
1.4 主要技术特点 4
1.5 主要性能指标 4
1.6 主要创新点 5
1.7 设计流程 5
1.8 关键方案选择与比较 5
第二部分 系统组成及功能说明 7
2.1 整体介绍 7
2.2 硬件系统介绍 9
2.3 软件系统介绍 23
第三部分 完成情况及性能参数 32
3.1 整体介绍 32
3.2 工程成果 33
3.3 工具实现与性能记录 35
3.4 测试条件与总体安排 41
3.5 电气与电机控制测试 43
3.6 转速测量与调速效果 45
3.7 加速度与声音采集测试 47
3.8 显示交互与运行表现 49
3.9 当前限制与改进方向 53
第四部分 总结 54
4.1 设计总结与后续工作 54
4.2 工程设计体会 54
4.3 大模型协作记录 54
4.4 技能包的提炼过程 57
第五部分 参考文献 60

第一部分 作品概述

1.1 功能与特性

系统围绕电机操作、工况观测与数据记录组织功能。BTN0、BTN1分别减小、增大5%占空比，BTN2停止，BTN3启动。监测端提供码盘转速、双通道声音指示、三轴加速度原始值及变化量。LCD显示档位与运行提示，串口提供状态查询、LIVE监测、正常基准标定、传感器重试和单帧音频接收。在有效标定与稳定运行条件下，软件联合比较转速下降及声振升高，输出状态提示。

1.2 应用领域

作品面向小型电机调速实验、运行状态观测和嵌入式系统教学。调速实验利用预设占空比、系统转速与参考仪表读数建立对照；状态观测利用声音和结构运动读数分析相同转速下的变化；教学应用覆盖数字接口、同步逻辑、AXI总线、DMA和裸机驱动。当前应用范围为基础监测，机械故障分类需另行建立样本、标定方法与判断依据。

1.3 国内外研究现状与前人工作

近年来，电机及旋转机械状态监测逐渐由单一参数测量向多源信息融合发展。已有研究通常利用振动、声音、电流、转速等信号描述旋转部件的运行状态，并结合嵌入式处理器、FPGA 或 SoC 平台实现数据采集、特征提取和故障判断。

在振动监测方面，已有研究将 FPGA 用于旋转机械振动信号的实时采集和预处理，通过硬件并行结构完成滤波、特征提取及数据压缩，降低原始数据持续传输对通信带宽和处理器资源的要求。相关研究还面向无线传感器节点设计了基于 FPGA 的振动监测系统，使传感节点能够在本地完成部分信号处理，再将结果发送至上位机或基站进行分析。此类研究说明，FPGA 适合承担采样节拍维护、并行滤波和实时数据预处理等任务，但其系统通常更强调振动信号分析或无线传输，对电机启停控制、现场显示及多种传感器协同的讨论相对较少。[1-2]

在 Zynq 及嵌入式 SoC 平台应用方面，已有研究利用 Zynq-7000 或 PYNQ-Z2 构建轴承和传动系统故障检测平台，将 ARM 处理系统与可编程逻辑结合起来：可编程逻辑负责高速数据采集、预处理或特征计算，处理系统负责算法执行、参数管理和结果输出。例如，有研究基于 Zynq-7000 和希尔伯特-黄变换提取轴承故障特征；也有研究基

于 PYNQ-Z2 和三轴振动传感器构建嵌入式轴承故障检测平台，并进一步结合随机森林算法实现故障识别。这些工作表明，Zynq 平台适合在同一芯片内完成“硬件实时处理＋软件算法管理”，能够兼顾实时性、灵活性和系统集成度。[3-4]

在声音监测方面，已有研究将数字麦克风阵列、CIC 抽取滤波器、FIR 滤波器及声学成像算法部署到 SoC 或 FPGA 平台中，实现多通道声音信号的并行采集、降采样和空间信息处理。相关声学相机研究表明，PDM 数字麦克风输出需要经过抽取、低通滤波和数据组织，才能形成适合后续分析的 PCM 数据。此类研究为本设计中的双通道数字麦克风接口、CIC 抽取、去直流、FIR 滤波及 DMA 帧传输提供了技术参考。[5]

1.4 主要技术特点

系统将固定节拍任务与软件事务分别实现。PL并行维护按键、PWM、测速、声音处理与显示；PS执行传感器配置、轮询、基准标定和交互。音频以32bit字经DMA写入DDR，传感器结果与联合判断经GPIO回写PL。只读电机状态通道提供实际PWM档位和运行许可，为同档位转速基准比较提供依据，各观测通路保留自身更新节拍。

1.5 主要性能指标

主要配置和已有工况测量结果见表1。时钟与PWM频率按硬件配置给出，占空比与转速等指标注明测量方法。

表 1　主要设计参数与实测值

项目	设计配置或理论值	实测值
PL工作时钟	100MHz目标	100MHz（PSFCLK0配置；布线分析目标）
PWM	25kHz；0～100%；步进5%	平均电压法折算占空比见表23；25kHz为设计频率
测速	20脉冲/转；1s门宽	35%工况系统均值2718r/min，参考2707r/min，误差0.41%
加速度	±2g；器件输出数据率100Hz	DEVID=0xE5，ready=1；静止Y≈−260为重力轴向，姿态A实测Z=255，与1g≈256counts相符
复位状态	预设占空比50%；电机停止	占空比50%；电机停止

1.6 主要创新点

（1）面向同一电机工况组织多源观测。将转速、双声道声音和三轴结构运动接入同一平台，并以供电、转速及安装条件约束对照试验，使不同读数能够围绕同一运行过程解释。

（2）通过统一状态接口连接软件采集与硬件显示。PS发布加速度变化量、器件标识和ready，PL汇集转速、声音与电机实际档位。软件以PWM档位建立正常转速基准，以转速分档建立声振基准，结合连续确认与恢复阈值形成异常提示，并回写LCD显示状态。

1.7 设计流程

设计按需求分解、接口确定、模块实现、软硬件集成和分层验证推进。首先确定观测量、操作方式及更新节拍；随后划分PS/PL职责，明确供电、引脚、寄存器和帧接口；再分别实现控制、测速、声音、传感器访问和显示逻辑，完成硬件平台与裸机应用集成。验证由电气连接向单模块、接口和整机逐级展开，结合资源、时序及实物记录结果。




图 1　系统设计与分层验证流程

1.8 关键方案选择与比较

关键方案围绕任务节拍、数据组织与观测接口进行选择。表2将可选方式、本设计采用方式及其边界并列，说明系统结构与需求之间的对应关系。

表 2　关键方案选择与适用边界

设计问题	可选方式	本设计选择	选择依据及当前边界
电机控制节拍	软件循环维护或PL并行逻辑	PL四键与PWM	固定节拍独立执行；软件只追加停止联锁
三轴传感器访问	PL总线控制或PS驱动事务	PS与AXIIIC	支持ID及配置读回；失败清ready，由i命令重试
声音样本搬运	逐点寄存器读取或帧传输	32bit打包与DMA	按帧写入DDR；反压和帧间连续性需单独验证
参数显示与交互	独立采集或共用状态接口	PLLCD与PS串口	字段定义一致；读取与显示窗口仍有差别

第二部分 系统组成及功能说明

2.1 整体介绍

2.1.1 需求分析与观测对象

被测电机的供电、负载和安装条件发生变化时，转速、空气声与支架运动均可能改变。转速用于评价开环调速结果，声音用于观察电机及环境的声学活动，加速度用于观察传感器安装点的结构运动。三类观测具有不同单位和更新时间，系统分别建立采集通路，再以稳态工况编号组织比较。

需求分析进一步区分设定量、逻辑状态和物理结果：占空比表示驱动预设，运行锁存表示逻辑许可，码盘读数反映实际转动。传感器ready与器件标识用于说明读数有效性，PCM计数与DMA返回状态用于说明声音链路活动。保留这些信息，可以避免仅凭一个幅值或显示标志评价整机。

2.1.2 总体结构与模块关系

系统由电机机械平台、功率驱动、多源传感、Zynq处理平台和显示交互五部分组成。四键事件经PL产生PWM，BTS7960驱动电机；光电码盘、双麦克风和ADXL345分别形成转速、空气声与结构运动输入。图2给出各部分的连接方向、PS/PL分区及主要接口。




图 2　系统整体组成与控制及数据关系

PL核心rs555_system_core汇集按键控制、测速、声音和LCD逻辑。PS经AXIGPIO访问控制与状态，经AXIIIC读取ADXL345，将变化量、DEVID和ready打包回写PL；通过status2第二通道读取实际PWM档位、运行许可和联锁标志。软件在LIVE中执行联合状态判断，LCD像素绘制始终由PL独立完成。

2.1.3 软硬件任务划分

任务划分以执行节拍和接口特征为依据。PWM、脉冲检测和声音采样需要持续维护硬件节拍，置于PL；传感器配置、事务重试和菜单交互便于由软件组织，置于PS。表3列出输入输出及划分目的，Zynq的处理系统与可编程逻辑接口依据文献[6]。

表 3　任务分配及数据边界

任务	执行位置	输入与输出	设计目的
按键与PWM	PL	BTN0～3、ESTOP→RPWM	软件等待期间仍维护电机操作
转速测量	PL	码盘脉冲→转速与检测标志	固定门宽统计，减少软件轮询漏计
声音采集	PL	MDAT→双声道PCM与有效信号	维持固定采样节拍及声道配对
音频搬运	PLDMA与PSDDR	AXI-Stream→内存帧	按帧接收，避免逐样本寄存器读取
加速度访问	PS与AXIIIC	六字节数据→XYZ、变化量、ready	便于初始化、重试及错误处理
LCD绘制	PL	状态快照→SPI像素流	减少菜单运行对屏幕刷新影响
串口交互	PS	命令字符→操作与文本结果	提供检查、记录和复现入口

2.1.4 控制通路与音频通路

系统设置寄存器控制通路与音频数据通路。控制通路由M_AXI_GP0连接AXI-Lite外设，承担控制字、状态字及IIC、DMA寄存器访问；音频通路由PL输出AXI-Stream，经DMAS2MM和S_AXI_HP0写入DDR。前者关注地址和位域一致，后者关注帧长、TLAST与缓存一致性。

双声道样本被打包到同一个数据拍，能够成对写入内存；加速度由软件轮询读取，与音频之间尚无公共采样时间戳。因此，本设计的多源观测用于同一稳态工况下的统计比较，逐点相位关系和严格同步测量不在当前功能范围内。

2.2 硬件系统介绍

2.2.1 硬件整体介绍

硬件平台采用PYNQ-Z2，目标器件为xc7z020clg400-1。系统使用板载PS、DDR和USB串口，外接驱动器、光电码盘、加速度模块及麦克风和LCD附加板。器件选择以接口兼容、任务实现和现场可观测性为依据，各模块作用见表4。


PL工作时钟由PSFCLK0提供，目标频率为100MHz。统一复位清除计数器、运行锁存和有效标志。PWM周期、按键采样间隔、测速门宽及麦克风时钟均由该时钟推导；修改频率时，需要同步核对模块参数及接口约束。目标频率下的实际时序状态在第3.3节评价。

表 4　硬件模块与选择依据

模块	主要接口	在系统中的用途及选择依据
PYNQ-Z2	AXI、DDR、Pmod、USB串口	同一芯片内结合可编程逻辑与软件处理
RS555电机	电源及转轴	提供可调速、便于测量的旋转对象
BTS7960驱动模块	RPWM、使能、动力连接	将逻辑控制转换为电机功率驱动
HC-020K与码盘	数字脉冲输出	以有效边沿数建立转速计算关系
ADXL345	I²C	提供三轴有符号数字加速度读数
双通道数字麦克风	MCLK、共享MDAT	提供两路声音观测并便于数字接口集成
ST7789P3LCD	SPI、复位、背光	显示运行参数和状态，支持现场观察

处理平台和附加板实物见图3。PYNQ-Z2主板承担PS与PL协同处理，板载DDR保存DMA接收帧，USB串口连接PC终端。附加板为双通道数字麦克风和LCD提供安装及连接位置，本系统使用的接口仍按表6逐项分配。

处理平台与声学显示附加板




(a) PYNQ-Z2主板　　(b) PYNQ-Z2附加板

图3　PYNQ-Z2主板与声学显示附加板实物

测速、结构运动与功率驱动分别采用图4中的模块。HC-020K检测码盘槽口形成数字脉冲；ADXL345经SCL、SDA与PS侧AXIIIC连接；BTS7960将RPWM控制信号转换为电机动力输出。模块实物用于核对器件和端子位置，系统接线方向见第2.2.3节。

测速 振动采集与功率驱动模块



(a) HC-020K与20槽码盘　　(b) ADXL345加速度模块　　(c) BTS7960驱动模块

图4　HC-020K码盘 ADXL345与BTS7960模块实物

2.2.2 机械设计与安装条件

电机通过支架固定于底座，码盘与转轴保持同轴，光电检测槽对准有效区域，并保留旋转间隙。图5表示传感器与旋转组件的相对位置，具体安装参数见表5。




图 5　机械安装与传感器观测位置示意

加速度模块安装在电机支架或接近支撑部位的刚性表面，固定后记录X、Y、Z轴朝向。传感器测得的是安装点的运动，松动的模块或较长悬空连接板会引入额外摆动；因此比较不同工况时，应保持安装点、固定方式与导线走向一致。若更换安装位置，应视为新的测量条件，重新记录静态和运行读数。

双麦克风的位置同样影响幅值。测试时记录麦克风与电机距离、朝向以及周边遮挡，避免某一路靠近风口而另一路远离声源。线缆不接触旋转件，也不通过拉扯传感器改变支架状态。工况比较中保持电源、转速范围、安装位置与背景声音基本一致，使变化更容易归因于被测对象。

表 5　机械安装与试验条件记录

记录项目	实际参数
底座尺寸、材料与固定方式	白色漆面木板，厚约10mm，平放于实验台面、靠自重固定；电机支架等均固定于该木板。
电机支架材料及紧固方式	黑色钢板L形支架，电机用黑色绝缘胶带缠绕固定于支架内，支架用2枚自攻螺钉固定在底座上。
码盘实际有效边沿数/转	黑色开槽码盘，每转20槽，单沿计数共20个有效边沿/转（RTL仅计上升沿，TACH_PPR=20）。
码盘与检测槽相对位置	码盘随电机轴同轴同步旋转，盘沿伸入光电传感器检测槽内，两侧间隙约1mm，不刮擦。

记录项目	实际参数
ADXL345安装位置与轴向	模块竖直粘贴于电机支架侧面，与电机刚性连接；Z轴水平指向电机径向，拾取径向振动。
旋转防护与动力断电位置	引线胶带捆扎固定、远离旋转部件，手及衣袖勿靠近码盘；断电位置为12V直流电源输出开关（BTS7960动力端），紧急时断实验台总电源。

机械结构以木质底座为公共支撑，L形钢板支架由2枚自攻螺钉固定，RS555电机用绝缘胶带缠绕固定于支架内。轴端码盘随电机转动，盘沿进入HC-020K检测槽；安装时校正同轴关系，确认盘片两侧约1㎜间隙，避免盘片与槽壁接触。图6按底座、支架和轴端检测部位给出装配关系。




图6　底座 支架与轴端测速部位装配示意

ADXL345竖直粘贴在电机支架侧面，测量支架安装点的结构运动；已记录的Z轴方向为电机径向。工况变化只改变实验设定的扰动条件，传感器安装点和线缆固定方式保持一致。整机装配及局部实物分别见第三部分的安装照片，示意图仅标注已有安装记录中的尺寸。

2.2.3 电路模块与接口连接

系统供电划分为逻辑域和电机动力域，两者通过共地建立信号参考。PYNQ-Z2与外设输入按3.3V逻辑域核对，动力电源接入BTS7960功率端。动力回流路径与码盘、麦克风和I²C信号布线分开组织，以减小电机电流对测量通路的影响。

ADXL345的CS接高电平以使用I²C，SDO接低电平对应七位地址0x53。SCL、SDA依赖上拉恢复高电平，上拉应连接3.3V，并核对模块是否已自带电阻。HC-020K的供电规格与输出高电平需要按实物模块确认，接入FPGA前确保信号处于允许的逻辑范围。连接关系如图7所示。




图 7　电机驱动与传感器接口连接

表 6　Overlay 主要引脚分配

信号	板端位置或封装引脚	方向及用途
电机RPWM	JB1/W14	PL输出至驱动模块RPWM
I²CSCL	JB2/Y14	AXIIIC时钟线，带上拉
I²CSDA	JB3/T11	双向数据线，带上拉
码盘OUT	JB7/V16	光电脉冲输入至PL
DMICMDAT/MCLK	Y16/Y17	麦克风数据输入/时钟输出
LCDSDAT/SCK	Y18/Y6	显示数据/时钟输出
LCDRST/DC	V6/U7	复位/命令数据选择
LCDCS/BKLT	C20/V7	片选/背光
BTN0/BTN1	D19/D20	减档/加档，RTL按低电平有效处理
BTN2/BTN3	L20/L19	停止/启动，RTL按低电平有效处理

驱动器采用单向控制，LPWM固定接地，RPWM接PWM输出；R_EN与L_EN外接3.3V。该接法中，软件停止和BTN2通过撤销RPWM驱动实现逻辑停止，motor_en仅表

示内部允许状态，没有连接到驱动器独立使能端。报警显示也没有参与动力切断，三者的作用需分别判断。

按信号方向核对电路时，控制链路由PL的RPWM输出经BTS7960到电机；反馈链路由HC-020K的OUT进入PL计数器。ADXL345以SCL/SDA双向事务完成配置与XYZ读取，DEVID和ready经软件发布通道回写PL。附加板的MCLK由PL输出，MDAT输入PL形成双声道样本，LCD的SCK、SDAT、DC、CS及复位和背光由PL驱动。各链路的动力端、信号参考地与3.3V逻辑端分别对应图7和表6，不能仅凭模块外观判断接线。

附加板与PYNQ-Z2的信号对应关系见图8，摘自FPGA-Attach-Z2-RevD原理图第1页的J1连接器。DMIC_MDAT与DMIC_MCLK分别引至Y16和Y17；LCD_SDAT、LCD_SCK、LCD_RSTx、LCD_DCx、LCD_nCS和LCD_BKLT分别对应Y18、Y6、V6、U7、C20和V7，可与表6的实际引脚分配对照。




图 8　PYNQ-Z2 附加板 Rev.D 的 J1 接口原理图节选

驱动模块的参考电路见图9。输入接口P3经U1缓冲器连接两侧半桥，P1接动力电源，P2连接电机。所附PDF中的U2、U3标注为BTN7970，实物模块芯片标注为BTS7960B；该图用于说明输入缓冲与双半桥连接关系，具体器件型号以实物为准。本项目仍按前述单向接法连接RPWM、LPWM及R_EN、L_EN。




图 9　电机驱动模块参考原理图 原图半桥标注 BTN7970

2.2.4 按键与 PWM 控制逻辑

电机控制模块将duty_steps和motor_enable分别保存。duty_steps在0～20范围内饱和调节，每档对应5%；motor_enable表示运行许可。复位时档位置10、运行锁存清零，对应50%预设且停止。BTN0、BTN1调整档位，BTN2清除运行锁存，BTN3仅在ESTOP未置位时启动。

按键输入先经过两级同步，再以约20ms间隔采样，由相邻采样状态产生按下事件。周期采样降低机械抖动的影响，持续按住通常仅形成一次调档事件。短于采样间隔的操作可能无法捕获，实际按键极性和操作效果由板上测试确认。

$$Np = fclk/fpwm = 100000000/25000 = 4000 \quad (1)$$

$$D = 5s\%，\ Nh = 200s，\ s \in \{0，1，\ldots，20\} \quad (2)$$

式中Np为一个PWM周期内的时钟数，Nh为高电平计数，s为档位。计数器在0～3999循环，当系统未复位、ESTOP未置位、motor_enable为一且计数器小于Nh时，RPWM输出高电平。0%时没有高电平；100%时逻辑输出持续为高，不能再按通常的脉冲边沿方法测量周期。




图 10　电机运行状态与停止优先关系

图10给出运行状态转移，停止条件具有更高优先级。BTN2与BTN3同时有效时执行停止；ESTOP既抑制输出，也清除运行锁存。释放ESTOP后保持停止，新的BTN3事件才允许再次启动。停止过程中档位保持，因而启动前需确认当前预设值。

表 7　电机关键状态与输出关系

操作或条件	运行锁存	档位	RPWM表现
FPGA复位	清零	回到50%预设	低电平
BTN0/BTN1	保持	在边界内减/加5%	运行时改变高电平比例
BTN2	清零	保持	低电平
BTN3且ESTOP未置位	置一	保持	按当前档位输出
ESTOP置位	清零	保持	低电平，启动受抑制
ESTOP释放	保持停止	保持	等待新的BTN3事件
已启动但档位0%	可为一	0%	仍为低电平

PWM控制属于开环驱动，占空比与实际转速的关系受供电、负载和摩擦影响。设计将档位变化与转速测量分开记录，由光电计数和参考转速表评价调速效果；motor_enable仅说明逻辑允许运行。

2.2.5 光电码盘测速逻辑

光电码盘模块电路如图11所示。槽式光电器件U1的发光支路经R4限流，接收侧与R5构成随遮光状态变化的电压节点；R2、R6提供比较参考，LM393比较器U1A将光电信号

转换为数字输出。输出端连接R3上拉支路及R1、D1指示支路，P1第1脚为信号输出，第2脚为VCC，第3脚为GND。




图 11　光电码盘模块的光电检测 比较与输出电路

码盘槽口交替透光和遮光，使P1信号端形成脉冲。该信号接入JB7/V16后，再由PL执行同步、稳定判定与上升沿计数。图中输出上拉连接VCC，接入FPGA时需使输出高电平符合3.3V逻辑要求；每转20个有效上升沿的配置由实际码盘槽数与计数方式确定。

码盘输入处理由三级同步、稳定判定与上升沿检测组成。只有新电平连续保持8个时钟，滤波状态才更新，随后产生一次计数事件。该结构用于降低异步输入和短毛刺的影响，输入电平及光电对准仍需由电气与安装检查保证。




图 12　码盘输入处理及门宽计数流程

系统以1s为门宽累计有效上升沿数C，每转有效上升沿数P默认取20，则转速n的单位为r/min，计算关系为：

$$n = 60C/(PTg)，Tg = 1s，P = 20（3）$$

默认配置下，每增加一个计数，转速结果增加3r/min。该值为门宽计数的理论量化步进。实际误差还取决于PPR、边沿质量、门宽边界及参考仪表；PPR配置偏差表现为比例误差，多计与漏计则改变窗口内脉冲数。

转速输出为上一测量窗口的平均值。在加减速过程中，显示结果相对瞬时转速存在滞后；停止后需经历完整无脉冲窗口才能归零。低速时相同计数偏差所占比例更大，测试同时记录绝对误差和相对误差。

2.2.6 加速度传感器与 AXI IIC

ADXL345模块原理图见图13，由ADXL345BCCZ、ME6206-3.3稳压器、去耦电容和接口排针组成。SCL、SDA分别由10kΩ电阻上拉至VCC33，CS也通过10kΩ电阻上拉，SDO经0Ω支路接地。该连接使CS保持高电平以采用I²C接口，SDO低电平对应七位地址0x53，与本项目的软件访问配置一致。




图 13　ADXL345 模块供电 接口与传感器原理图节选

ADXL345由PS通过AXIIIC和XIic驱动访问。初始化读取0x00并核对DEVID=0xE5，进入待机后设置量程与输出数据率，最后启动测量并读回配置寄存器校验。读事务先发送寄存器地址，以重复起始接收数据并以STOP结束；失败后保持未就绪，通过i命令重新初始化。寄存器设置和总线结构分别依据文献[7]、[9]。

表 8　ADXL345 初始化与读取寄存器

寄存器	地址	本设计写入值或读取内容	作用
DEVID	0x00	读取，期望0xE5	确认总线访问与器件身份
DATA_FORMAT	0x31	写入0x08	全分辨率，±2g范围
BW_RATE	0x2C	写入0x0A	配置器件输出数据率为100Hz
POWER_CTL	0x2D	写入0x08	进入测量模式
DATAX0～DATAZ1	0x32～0x37	连续读取六字节	得到X、Y、Z三轴原始数据

每轴由低字节与高字节拼接为16bit有符号数，必须按符号扩展后参与相减。读取0x32起的连续六字节，避免分别访问时混淆字节次序。ready表示软件初始化和后续读取状态：初始化失败或数据事务失败时清零，重新执行初始化并成功读取后再恢复。

传感器输出数据率配置为100Hz，应用采用每轮约100ms的软件轮询，并包含I²C事务和打印开销，实际观测速率约为10Hz。该通路未使用FIFO或数据就绪中断，定位为低速结构运动观测，轮询间隔内未读取的更新值可能被覆盖。

2.2.7 双声道声音采集与组帧

附加板双麦克风电路见图14，摘自FPGA-Attach-Z2-RevD原理图第2页。U1、U2均标注MSM261DGT003，两路CLK连接DMIC_MCLK，DAT共同连接DMIC_MDAT，L/R端分别接低、高电平。原图注明两种L/R配置分别对应时钟下降沿和上升沿的数据锁存，为PL按两个半周期分离双通道数据提供接口依据。




图 14　附加板双数字麦克风与共享时钟 数据线电路节选

双麦克风共享MDAT，PL根据MCLK两个半周期锁存并配对数据。每路依次经过三级CIC抽取、缩放与16bit饱和、去直流及31抽头FIR，输出有符号PCM。两路有效信号配对后形成pcm_valid，并提交组帧模块。FIR使用乘积寄存器与平衡加法树流水线，保持原有系数及定点饱和规则。

$$fMCLK = fclk/(2H) = 2MHz，\ fs = fMCLK/R = 16000Hz \quad (4)$$

式中半周期分频H为25，抽取比R为125，对应标称采样率16kHz。双通道样本在配对有效时一同提交，声道A、B的物理位置通过近距离发声试验区分。




图 15　双声道音频打包与 DMA 接收关系

组帧模块采用{PCM_B,PCM_A}的32bit布局，低16位为声道A，高16位为声道B，TKEEP=0xF。frame_count仅在TVALID与TREADY同时有效时递增，第4096次有效传输携带TLAST，使帧计数与DMA实际接收的传输字对应。

$$Bframe = 4096 \times 4 = 16384B，\ Tframe = 4096/16000 = 0.256s \quad (5)$$

按配置推导，双声道有效样本负载为64000B/s，单帧为16384B。该值不含总线与软件开销。当前组帧通路未设置可长期积压样本的完整采样FIFO，DMA空闲或反压期间的源样本不保证全部保存，故单帧接收完成与多帧连续采样分别验证。

2.2.8 LCD 仪表显示与状态提示

LCD接口及背光电路见图16，摘自同一附加板原理图第2页。J2引出LCD_nCS、LCD_DCx、LCD_SCK、LCD_SDAT与LCD_RSTx；LCD_BKLT经V15控制背光回路。该接口与前述J1引脚对应，PL通过这些信号执行显示初始化、命令传输及像素写入。




图 16　附加板 LCD 连接器与背光控制电路节选

LCD由PL状态机驱动，执行复位、退出休眠、寄存器初始化、窗口设置和像素发送。DC区分命令与数据，像素采用RGB565两字节编码。界面集中显示RPM、振动变化量、SoundA/B、占空比及运行和提示状态，承担现场状态展示。

LCD每次开始绘制时锁存输入状态，使用同一快照完成当前画面，减少帧内更新引起的显示不一致。绘制区域为240×284，目标SPI频率为2MHz，仅像素负载的理论发送时间约为0.545s，实际刷新还包含状态机和等待开销。

SoundA/B由PCM绝对值和衰减规则产生：较大样本提高指示值，随后逐步回落。该显示量用于观察声音活动，尚未进行声压标定，与单帧Peak、MeanAbs的观察窗口和计算方法不同。

显示提示采用软件判断优先、PL本地条件兜底的方式。control[10]为覆盖有效位，control[11]为软件提示值：已确认NORMAL时覆盖为正常，ABNORMAL或SENSOR_ERROR时覆盖为提示；未形成确定判断时使用本地条件。本地条件为电机逻辑允许运行且V>1200或任一路声音指示>24000，其中幅值条件整体受运行许可约束。软件判断过程见第2.3.8节。提示仅改变显示，不直接切断动力，也不输出机械故障类别。

2.3 软件系统介绍

2.3.1 软件总体结构与执行环境

主应用采用Vitis2026.1standalone，运行于ps7_cortexa9_0。软件以匹配XSA生成的平台与BSP为基础，由main依次组织初始化、状态发布和串口分发。PL维护电机档位及运行锁存，PS通过ESTOP施加额外停止联锁，两侧职责见图17。

工程按硬件实例名从xparameters.h选择外设基地址。AXIGPIO通道1数据、方向寄存器偏移分别为0x00、0x04；status2使用双通道配置，第二通道数据偏移为0x08，作为16bit电机只读状态。控制与ADXL发布通道配置为输出，状态通道配置为输入。GPIO访问依据文献[10]。




图 17　裸机主程序与交互执行流程

系统采用Vitis2026.1裸机应用，运行于Cortex-A9处理器，硬件实现版本为2026年11月4日优化设计。

PC端使用Vitis串口终端发送单字符命令并保存文本输出，终端界面和运行字段见第3.8.4节。状态判断在Cortex-A9裸机程序中执行；LCD由PL独立刷新。软件从main分发至持续监测、标定和音频事务，再调用传感器访问及寄存器读写函数，层次关系如图18所示。




图18 主程序 监测 标定与音频事务的函数层次

图中的顺序对应数据依赖。sensor_sample取得新的XYZ后计算g_vibration并发布，持续监测再读取PL状态和实际PWM档位，通过motor_track_changes维护稳定等待与跌速确认状态，update_vibration_state更新联合判断，lcd_publish_state发布显示覆盖位。正常标定只调用record_normal_baseline累积符合条件的样本，避免把监测阶段的异常数据自动写入正常参照。

表9 主要软件函数的输入与输出变量

函数或调用入口	关键输入	输出及作用边界
main	cmd；xparameters.h 外设地址	初始化后分发串口命令
sensor_init/sensor_sample	IIC 寄存器；六字节 XYZ 原始数据	g_sensor_ok、g_devid、g_x/y/z、g_vibration
sensor_publish	ready、DEVID、g_vibration	adxl_sw[24:0]回写 PL
motor_track_changes	pwm、running	g_motor_settle、g_last_pwm 及跌速计数
record_normal_baseline	RPM 、Vib 、max(SoundA,SoundB)、实际 PWM	按 PWM 和转速分桶更新 sum/count

函数或调用入口	关键输入	输出及作用边界
update_vibration_state	当前观测量、基准、稳定等待及连续计数	vibration_state、g_speed_fault
lcd_publish_state/ctrl_publish	g_ctrl_shadow、vibration_state	control[9:11]停止联锁及提示覆盖
audio_test	audio_buffer；S2MM 状态、地址和长度	4096 对 PCM；两声道 Peak、MeanAbs
adxl_read/write；rd/wr	器件地址、寄存器地址及数据	IIC 事务返回值或 AXI 寄存器读写结果

2.3.2 控制字与状态字设计

PS/PL接口分为控制发布与状态读取。control承担联锁和提示覆盖，adxl_sw发布传感器结果，status0～2的通道1汇集转速、变化量、声音与链路标志；status2通道2提供实际PWM档位及电机状态。表10、表11给出位域与标志判读方法。

表 10PS 与 PL 的寄存器位域

接口	位域	内容与含义
control	[8:0]	保留，写入不改变PWM档位与运行许可
control	[9]	ESTOP，置一停止并抑制启动
control	[10]、[11]	提示覆盖有效、提示覆盖值
adxl_sw	[15:0]	相邻三轴读数变化量V
adxl_sw	[23:16]、[24]	器件DEVID、软件ready
status0	[31:16]、[15:0]	转速RPM、变化量V
status1	[31:16]、[15:0]	声音指示A、声音指示B
status2	[31:16]、[15:8]	PCM计数低16位、器件DEVID
status2	[7:0]	链路与运行标志
status2通道2	[7:0]	实际PWM档位，0～100%，数据偏移0x08
status2通道2	[8]、[9]、[10]	运行许可、ESTOP、显示告警；[15:11]保留

表 11status2 标志位的解释

位	名称	判读方法
0	adxl_ready	软件确认传感器处于可读取状态
1	tach_seen	自复位后曾检测到有效码盘边沿
2	motor_en	逻辑允许运行，不等于实际转速非零

位	名称	判读方法
3	display_fault	当前显示提示状态，不代表动力切断
4	lcd_frame_seen	自复位后曾完成显示帧
5	dmic_alive	自复位后曾产生配对PCM样本
7:6	保留	当前为零

TachSeen、LCDFrame和DMICAlive采用历史保持语义，置位说明复位后曾发生相应活动。当前数据是否持续更新需结合计数变化及读数更新时间判断。PCM计数仅导出低16位，按标称16kHz约每4.096s回绕，短间隔差值采用模65536计算。

status0～2由软件依次读取，尚无统一快照锁存，边界时刻的字段可能来自相邻更新周期。实际PWM档位由status2第二通道低8位读取，运行许可、ESTOP和显示告警分别位于第8、9、10位；软件使用实际档位选择正常转速基准，停止后档位仍保留。

2.3.3 启动初始化与停止联锁

启动阶段先调用motor_init施加并释放ESTOP，PL运行锁存保持停止；随后配置传感器回写GPIO、清零发布字并执行sensor_init。初始化流程不主动启动电机，使传感器访问与运行操作具有明确先后关系。

初始化阶段输出控制、状态、DMA和IIC外设基地址，并在显示菜单前读取器件ID、ready、PCM计数及运行标志。传感器初始化失败时保留菜单入口，可使用i命令重试，无效读数不作为有效传感器状态发布。

软件e命令通过写control[9]置位ESTOP；r清除该位，随后必须重新按BTN3。q先停止，再进入空闲等待，恢复菜单需重新运行或复位应用。这些操作不改变驱动器常接高电平的使能端，现场动力断电仍有独立作用。

2.3.4 传感器读取与变化量计算

sensor_init清除ready、XYZ、历史样本标志及变化量，完成XIic启动、ID检查、待机配置与寄存器读回校验；sensor_sample在就绪后连续读取六字节，更新XYZ和变化量；sensor_publish将结果打包回写PL。任一步骤失败均保持未就绪，采样与发布关系见图19。




图 19　加速度初始化及采样发布流程

计算相邻读数变化时，先将16bit有符号数扩展为32bit，再做差和绝对值，以覆盖从负端到正端的变化。三轴差值求和后饱和到65535，避免直接截断产生回绕。首次成功样本没有前值，V取零并保存XYZ；后续样本使用下式：

$$\Delta X[k] = X[k] - X[k-1] \quad (6)$$

$$V[k] = min(65535, |\Delta X[k]| + |\Delta Y[k]| + |\Delta Z[k]|) \quad (7)$$

ΔX、ΔY、ΔZ为相邻读数差，V以原始计数counts表示。该指标反映两次轮询之间的三轴变化，受读取间隔、安装方向与背景运动影响。工况比较采用相同读取方式与安装条件，V与加速度有效值、速度和位移分别定义。

采样失败时，程序清除g_sensor_ok、XYZ、变化量与有效样本计数，并发布ready=0、SENSOR_ERROR；无效零值不参与正常基准标定。执行i重新初始化后，历史标志清零，首次有效样本用于建立前值，V仍取零。

2.3.5 串口状态与持续监测

单次状态查询先采样传感器，再输出转速、变化量、声音、DEVID、链路标志、XYZ、PWM档位和ESTOP。LIVE每轮检查UART、采样传感器并执行联合判断，每五轮输出一次，轮末等待100ms；实际周期还包含访问与打印开销。菜单和单帧音频期间不持续执行联合判断。命令作用见表12。

表 12　串口命令及执行条件

命令	主菜单中的作用	需要注意的行为
s/S或c/C	进入LIVE持续监测	任意非CR/LF字符退出；e/E退出时执行ESTOP
p/P	单次采样并输出状态	用于静态XYZ及链路检查
n/N	正常基准标定	仅a/A退出；停止、未就绪或稳定等待时不训练
i/I	重新初始化传感器并输出状态	不主动启动电机
a/A	单帧音频DMA接收	主菜单中为阻塞事务；在标定中表示退出
m/M	显示按键帮助、联锁及状态	软件不直接调速
e/E	置位软件ESTOP	LIVE退出时也处理；标定中不分发该命令
r/R	释放软件ESTOP	释放后仍需新的BTN3启动事件
q/Q	停止后进入空闲	重新运行或复位恢复菜单

LIVE的t字段按tick×100输出估算毫秒值，每五轮打印一次，名义间隔约500ms。该值未累计I²C、打印和执行开销，不是独立硬件时间戳。实际采样间隔由完整循环决定，需与器件100Hz输出数据率和测速1s门宽分别理解。

LIVE内任意非CR/LF字符均退出监测，其中e/E同时置位软件ESTOP；其余退出字符不在返回后再次分发。标定循环仅识别a/A退出；音频接收采用阻塞事务，期间不处理菜单停止命令。PL的BTN2停止始终独立执行，软件命令的有效范围由所在执行状态决定。

2.3.6 音频 DMA 接收与缓存处理

audio_test使用静态DDR缓冲区audio_buffer，长度为4096个uint32_t，按64B对齐。程序通过寄存器直接配置DMA的简单接收模式，不使用散布聚集描述符；仅启用从流到内存的S2MM方向。DMA接口与直接寄存器模式参见文献[8]。

表 13　音频接收使用的 DMA 寄存器

寄存器	偏移	本程序用途
S2MM_DMACR	0x30	复位接收通道、设置运行位
S2MM_DMASR	0x34	查询停止、空闲、完成和错误状态
S2MM_DA	0x48	写入DDR接收缓冲区地址
S2MM_LENGTH	0x58	写入本次接收字节数16384




图 20　单帧 DMA 接收及错误返回流程

图20将DMA接收划分为通道准备、轮询接收和结果处理。准备阶段复位通道、清旧状态并维护缓存，随后启动S2MM，写入DDR地址与16384B长度。轮询阶段同时检查完成、错误与超时；接收成功后再次使CPU数据缓存失效，再解包新数据。失败分支记录状态并返回菜单。

DMA复位、启动和接收均设置了轮询上限：复位约5000次、每次等待100 μs；启动约1000次、每次等待100 μs；接收约2000次、每次等待1ms。其名义等待预算分别约0.5s、0.1s和2s，真实用时还包括寄存器访问及执行开销。错误或超时输出状态后复位接收通道并返回菜单。

2.3.7 双声道解包与基础声音统计

接收成功后，软件将每个32bit字的低16位转换为有符号A样本，高16位转换为有符号B样本。转成较宽有符号数后取绝对值，可正确处理−32768的端点。峰值记录一帧中最大的绝对样本；平均绝对值采用64bit累加后除以帧长，避免大量样本求和时溢出。

$$Peak = max|x[i]|，\ MeanAbs = (\Sigma|x[i]|)/N，\ N = 4096 \quad (8)$$

单帧输出包含两路Peak、MeanAbs和前六对样本。统计对象为整数PCM，单位为counts；MeanAbs按绝对值求平均，与均方根分别计算。前六对样本用于检查声道顺序、符号及字节拼接，整帧有效性还需结合峰值、饱和及接口结果分析。

LCD的SoundA/B来自逻辑侧幅值指示，而audio_test的结果来自一帧内存样本，两者窗口不同，因此不要求数值完全相等。合理验证方式是固定声源后分别记录读数，检查趋势和非零响应，再检查是否出现持续端点值或单路恒定。

2.3.8 正常基准标定与联合异常提示

正常基准通过n命令显式采集，标定内a/A退出。仅在传感器有效、已有至少两次加速度采样、电机运行、转速不低于100r/min且稳定等待结束时纳入训练；停止或未就绪数据不参与标定。基准保存在应用内存，程序重启后重新建立，不在LIVE中自动吸收异常数据。

转速基准按实际PWM档位索引，0～100%以5%分为21档；有效判断要求当前档至少5条样本、基准转速不低于200r/min且运行PWM不低于15%。声振基准按200r/min分为25个区间，末档包含4800r/min及以上；每档振动和声音均至少5条样本，缺当前档时寻找最近有效转速区间，距离相等取低速档。声音基准采用max(SoundA,SoundB)，不是DMA单帧Peak或MeanAbs。

软件检测到启动时设置12轮稳定等待，运行中变档设置8轮等待，并清除跌速确认状态。等待轮数按软件循环递减，名义约为1.2s与0.8s。当前PWM有有效基准后，RPM≤0.85×RPMBase连续5轮置SpeedFault；RPM≥0.92×RPMBase连续5轮解除。转速本身每1s刷新，5轮判断不等于5个独立新测速窗口。

振动高阈值为VibBase+max(VibBase,30)，声音高阈值为SoundBase+max(0.60×SoundBase,30)。任一路连续3轮超限，或两路同时连续2轮超限，即形成声振异常证据；结合SpeedFault，任一确认条件满足则发布ABNORMAL。恢复采用振动基准增加60%、声音基准增加40%的低阈值，增量最低均取30，并结合跌速解除及连续3轮正常条件恢复NORMAL。百分比运算按整数截断。

传感器故障发布SENSOR_ERROR，停止、稳定等待、缺当前PWM基准及判断确认过程分别显示STOPPED、SETTLING、NO_PWM_BASE和CHECKING等串口状态。只有声振与当前PWM转速参照均有效，才确认NORMAL；没有完整参照时仍可保留已确认的声振告警。软件通过control[10:11]发布确定提示，PL负责LCD绘制；提示不自动停机，不代表故障类别识别。流程见图21。




图 21　正常基准标定与联合状态判断

2.3.9 实验数据组织与接口一致性

实验记录包含工况、供电、PWM档位、参考转速、系统转速、XYZ、变化量、声音指标及传感器状态。状态查询与音频接收分开执行，分析时分别对应其采集窗口，以保持不同指标之间的可比性。

第三部分 完成情况及性能参数

3.1 整体介绍

3.1.1 整机组成与展示

整机以PYNQ-Z2为中心连接驱动、码盘、传感器与显示模块。图22、图23展示主要模块和安装布局，局部接线、界面与测量结果在相应小节给出。




图 22　整机正面及主要模块




图 23　整机安装布局与连接外观

3.1.2 功能完成情况

系统完成了四键控制、码盘测速、声音处理与组帧、加速度访问、基准标定及LCD提示的集成。优化设计在100MHz约束下通过建立和保持时序分析，主要功能及实物测试结果见表14。

表 14　基础监测功能的实现与验证状态

功能	实现内容	实物测试结果
四键启停与调速	档位、运行锁存、停止优先、0～100%步进	正常。实测15%～55%调速有效，加减档过程占空比单调、无回绕
光电测速	同步、毛刺抑制、1s门宽与转速换算	已有独立对照点最大相对误差3.74%；工况均值另行标注，见表24
声音采集	双声道PCM、计数及AXI-Stream组帧	双通道PCM计数与幅值响应有效；按需单帧接收结果见表27
加速度读取	DEVID检查、配置、XYZ读取与变化量回写	正常。DEVID=0xE5校验通过，静止时XYZ读数稳定（Y≈-260）
LCD显示	初始化、状态快照、参数与提示绘制	正常。复位/启停/调档时参数与状态提示实时刷新
串口监测	单次、持续、重试、停止与释放	正常。s/c/i/e/r实测有效，LIVE持续输出，e停止、r释放后需BTN3重新启动
音频单帧检查	DMA接收、缓存维护、峰值与平均绝对值	a命令返回AudiocaptureOK；每帧16384B，输出A/B峰值、平均绝对值和前六对样本

3.2 工程成果

3.2.1 机械成果

机械平台由底座、电机支架、码盘及传感器固定结构组成，转轴与光电槽之间保留间隙，连接线避让旋转部件。加速度模块固定于支架侧面，安装轴向与麦克风位置见表5。

码盘对准、支架紧固和传感器固定方式共同影响测量重复性。测试过程中保持安装位置与线缆走向一致，以减小装配变化对转速计数、振动变化量和声音幅值的影响。




图 24 电机与传感器机械安装细节

3.2.2 电路成果

电路集成包含功率连接、3.3V逻辑、I²C上拉、码盘输入以及音频和显示接口。Overlay为四键配置独立端口，JB1、JB2、JB3、JB7分别连接RPWM、SCL、SDA和TACH。接线结果通过引脚分配表、电路照片及关键电平记录共同核对。

电路测试依次检查断电连接、逻辑供电、总线空闲电平和动力供电。电机接通动力后复测供电变化，并观察串口、传感器状态和显示界面，供电及关键电平结果见表21。




图 25　电路模块连接与供电关系

3.2.3 软件与显示成果

软件结果对应初始化、状态查询、LIVE联合监测、正常基准标定和单帧音频接收。启动信息核对地址与ID，PWM/RPMBase核对当前档位基准，VibBase/SoundBase核对声

振参照，State、SpeedFault与Settle说明判断状态；音频结果核对帧接收和双声道解包。LCD由PL自主刷新，串口输出用于保存记录。

软件界面覆盖初始化、传感器状态、LIVE监测、音频接收和停止联锁。程序采用主循环与阻塞事务组织，传感器访问失败时清除ready并允许重试，音频事务完成或出错后返回菜单。




图 26　裸机状态输出与 LCD 显示

3.3 工具实现与性能记录

3.3.1 资源占用

表15汇总2026年11月4日优化实现的布线后资源用量。目标器件为xc7z020clg400-1，各项占用均未超过可用容量。

表 15　优化设计资源占用

资源	已用	可用	占用率
SliceLUT	4308	53200	8.10%
SliceRegister	6196	106400	5.82%
BlockRAMTile	1.5	140	1.07%
DSP	84	220	38.18%

优化后LUT、寄存器、BRAM和DSP占用率分别为8.10%、5.82%、1.07%和38.18%。运算流水线与平衡加法树增加了寄存器和DSP使用量，并缩短组合路径。

3.3.2 时序与接口约束

布线结果见表16。100MHz对应10ns周期，WNS为0.058ns、TNS为0ns，建立时间违例终点为0；WHS为0.006ns，保持时间违例终点为0，现有用户约束均满足。该结论针对已约束路径；8路输入和10路输出未设置外部延迟，需要按外设关系分别评价。

表 16　优化设计布线后时序结果

检查项	工具结果	评价
WNS	0.058ns	已约束建立路径无负裕量
TNS	0ns	无累计负建立裕量
建立时间违例终点	0	建立时间违例终点为零
WHS	0.006ns	已约束保持路径无负裕量
外部接口延迟	8路输入、10路输出未设延迟	外部接口另行评价
bit、hwh、xsa	11月4日优化实现已生成	硬件平台导出文件

关键路径优化采用乘积寄存与平衡加法树、去直流运算分级、默认PPR=20时的移位加法换算及LCD绘制运算调整。已约束内部路径满足100MHz目标，外部接口延迟约束仍需结合外设时序完善。

Vivado布线后报告摘录（按字段重排）

```
| Tool Version : Vivado v.2026.1 (win64) Build 6511674 Tue Jun 16 11:02:23 MDT 2026
| Date         : Wed Nov  4 03:19:40 2026
| Design       : rs555_overlay_wrapper
| Device       : 7z020-clg400
| Design State : Routed
| Design Timing Summary

Design Timing Summary (selected columns)
WNS(ns)    TNS(ns)    TNS Failing Endpoints
  0.058      0.000                        0
WHS(ns)    THS(ns)    THS Failing Endpoints
  0.006      0.000                        0
All user specified timing constraints are met.

Resource             Used   Available   Util(%)
Slice LUTs           4308       53200      8.10
Slice Registers      6196      106400      5.82
Block RAM Tile        1.5         140      1.07
DSPs                   84         220     38.18

no_input_delay: 8    no_output_delay: 10
```

图 272026 年 11 月 4 日布线后时序与资源报告摘录

图27给出布线后时序与资源报告的关键字段。100MHz约束下，建立与保持违例终点均为零；8路输入和10路输出尚未设置外部延迟。

3.3.3 分阶段时序优化过程

初始 V6 版本在 100MHz 目标下存在严重建立时间违例，Setup WNS 为−39.029ns，TNS 为−2462.099ns，共有 346 个失败终点。优化过程按照“先处理长组合路径，再减少高复杂度运算，最后检查接口和数据通路”的顺序进行。

第一阶段针对 FIR31 滤波器的连续乘加路径进行优化。原设计中 31 个抽头的乘法与累加形成较长组合路径，导致关键路径集中在音频处理模块。优化后将乘积结果寄存，并采用平衡加法树分级累加，减少单级组合逻辑深度。该阶段 WNS 改善至−5.261ns，失败终点减少至 202 个。

第二阶段优化 LCD 显示逻辑。原设计在显示过程中直接进行转速数值转换和像素计算，组合路径较长。优化后采用帧级 BCD 预计算，将转速数值转换与像素绘制分离，降低 LCD 路径的组合复杂度。此阶段 WNS 改善至−4.843ns，失败终点减少至 199 个。第三阶段优化测速模块。针对默认每转 20 个脉冲的应用场景，将通用转速换算表达式进行整数运算特化，使用等价的移位加法代替部分复杂乘除运算，在保持功能一致的前提下降低逻辑资源和关键路径延迟。该阶段 WNS 改善至−4.389ns，失败终点减少至 143 个。

第四阶段优化直流滤波模块。将 DC Blocker 中的反馈乘法和累加过程进行分级处理，并增加必要的寄存器，使运算路径分散到多个时钟周期内。优化后的处理链增加了少量寄存器和 DSP 资源，但进一步改善了时序性能。

最终版本对音频 DMA 长度、FIR 输出时序及模块间有效信号进行了统一检查，形成 DMA16 优化版本。各阶段结果见表 17。

表 17　优化设计布线后时序结果

优化阶段	WNS/ns	TNS/ns	失败终点/个	主要措施
V6历史版本	-39.029	-2462.099	346	原始设计
FIR31优化后	-5.261	-534.331	202	乘积寄存器、平衡加法树
LCD优化后	-4.843	-451.573	199	BCD预计算、减少显示组合逻辑
测速优化后	-4.389	-310.397	143	默认PPR=20时采用移位加法
DMA16最终版本	+0.294	0	0	音频链路、反馈运算及接口统一优




图 28　各阶段 post-route Setup WNS 变化

3.3.4 优化前后实现对比

表18比较同一工程优化前后的布线结果。两组报告采用相同目标器件和100MHz时钟约束，用于评价关键路径调整对时序和资源的影响。

表 18　优化前后布线时序与资源对比

指标	优化前	优化实现	变化
WNS/ns	-39.029	+0.294	由负转正
TNS/ns	-2462.099	0	负裕量清零
建立违例终点/个	346	0	违例清零
WHS/ns	+0.054	+0.020	保持裕量为正
SliceLUT/个	5074（9.54%）	4329（8.15%）	减少745
寄存器/个	6033（5.67%）	6220（5.85%）	增加187
BlockRAMTile/个	1.5（1.07%）	1.5（1.07%）	不变
DSP/个	51（23.18%）	84（38.18%）	增加33




图 29　优化前后资源使用率

优化后LUT占用由9.54%下降至约8.14%，寄存器占用由5.67%升至约5.85%，DSP占用由23.18%升至38.18%。WNS由−39.029ns提高至+0.294ns，建立违例终点由346个降为零。优化后满足100MHz目标，时序裕量仍有进一步提升空间。资源变化表明，设计通过增加流水线寄存器和DSP乘法资源，换取了组合路径缩短和时序收敛。

3.3.5 RTL 功能仿真验证

功能仿真覆盖PWM定时、按键与联锁、码盘换算和音频帧接口。表19汇总测试条件与断言结果，图30、图31给出波形与日志摘录。PWM定时采用100MHz和25kHz参数，其余用例缩短计数或帧长以验证状态逻辑及接口关系。

表 19　RTL 功能仿真结果汇总

验证对象	测试条件	日志结果	验证范围
PWM定时	100MHz；25kHz；50%与55%	周期均40 μs；高电平20/22 μs；PASS	PWM计时、复位及ESTOP输出抑制
四键与联锁	CLK_HZ=10000；PWM_HZ=100	启停、5%减档、上下限、ESTOP及重启PASS	缩短消抖计数；验证状态逻辑
码盘测速	PPR=20；门宽计数100000	等效100～500Hz对应300～1500r/min；零输入及复位PASS	优化前功能记录；非实测精度

验证对象	测试条件	日志结果	验证范围
音频帧接口	HALF_DIV=2；DECIM_R=8；FRAME_SAMPLES=4	4帧、16次传输、8个反压周期；PASS	缩短配置下的打包、握手与帧尾

PWM周期用例在测试平台中直接设定运行许可与档位，独立检查输出计时。50%与55%占空比均对应40μs周期，高电平分别为20μs与22μs，输出频率为25kHz。按键用例另行检查启停、档位饱和及ESTOP释放后不自动启动；其消抖计数采用缩短参数。




图 30　PWM 实际参数与四键联锁功能仿真波形及日志摘录

测速用例使用缩放时钟参数构造等效输入，100、200、300、400、500Hz分别得到300、600、900、1200、1500r/min，零输入及复位时输出为零，符合RPM=60f/20=3f；动态用例通过变速与短毛刺过滤检查。图中总线按十六进制显示。该记录来自换算优化前的测速模块，优化实现采用等价移位加法，两者功能关系相同，该记录的覆盖范围为优化前模块。

音频用例检查双声道打包{B,A}、TKEEP=0xF、握手计数、每4次传输产生TLAST，以及反压期间TDATA、TLAST与TVALID保持。日志记录4帧、16次传输和8个反压周期通过。该记录采用优化前处理环境和缩短帧长，覆盖组帧与握手接口；正式配置为每帧4096对样本，最终处理流水线及DDR、DMA整链路不属于该用例覆盖范围。




图 31　测速与双声道帧接口功能仿真波形及日志摘录

RTL仿真、布线后时序分析和实物测量分别评价逻辑关系、约束下的硬件实现条件与实际平台表现，形成分层验证结果。

3.4 测试条件与总体安排

3.4.1 仪器与测量职责

测试采用万用表、独立转速表、串口记录和LCD界面。万用表测量供电及PWM平均电压，转速表提供机械转速参考，串口和LCD记录运行参数及状态提示，测试条件见表20。

万用表读到的PWM平均电压用于换算占空比，不能反映边沿时间与周期抖动。本工程未接入ILA；PWM周期逻辑由3.3.4节的实际参数RTL仿真验证，板级测试记录仍以万用表读数、串口日志和录屏为主要证据。

表 20　测试环境记录

项目	记录值
硬件工程、应用版本及测试日期	硬件实现：2026-11-04优化设计；应用环境：Vitis2026.1standalone；工况测量：同接口平台；UART115200bit/s
电机额定参数、动力供电设定	空载12V-9500转速，空载电流0.4A
逻辑供电实测及电机运行时供电	3.3V空载3.28V/电机运行3.28V；5V输入5.02V（与表21同批测量）

项目	记录值
ILA采样时钟、深度与探针分组	未使用ILA；PWM以直流平均电压法验证
码盘有效边沿数与传感器安装条件	每转20个有效上升沿（TACH_PPR=20）；码盘与光电槽间距约1mm，同轴安装；ADXL345竖直粘贴于支架侧面，Z轴指向径向

图32展示开发板、电机与支架、连接线路及上位机观测环境。




图 32　实际测试平台与仪器布置

3.4.2 数据组织与比较原则

测试记录按静态连接、控制操作和稳态工况组织。转速精度统计使用字段来源明确的系统与独立仪表对照，均值记录注明样本数；不将相对正常基准的负载跌速率作为测速误差。加减速片段与稳态精度分别分析。

每条记录关联工况编号、供电、安装位置、采样方式和原始日志。传感器未就绪、DMA失败、复位或安装条件变化时标记该记录，单独分析有效性。状态与音频若分次获取，应注明采集先后与窗口，保证比较条件一致。

3.4.3 测试项目与判定依据

表21列出各测试对象、方法、判定指标与对应记录。

表 21　测试项目与判定依据

测试对象	主要方法	预期关系或记录指标	对应证据
按键及联锁	无动力检查与按键记录	复位停止；步进5%；停止优先；释放不自启	按键与联锁表、PWM平均电压记录
门宽转速	码盘计数与转速表	核对PPR与门宽计数换算；记录独立仪表误差	转速对照表与同工况照片
加速度状态	ID、XYZ与重试记录	DEVID=0xE5；失败ready=0；首次V=0	初始化日志与工况统计表
声音与帧接口	DMA结果与缓冲区检查	核对声道、4096次握手与TLAST；记录错误	音频统计与帧接口记录
显示与恢复	显示照片、已有工况录屏与串口日志	核对状态来源、窗口差异及参数更新	显示照片与已有工况录屏

3.5 电气与电机控制测试

3.5.1 供电与连接检查

测试前断开电机动力电源，按表6核对SCL、SDA与TACH连接，用万用表通断档检查共地和短接情况。上电后以相应模块信号地为参考，测量逻辑供电、驱动逻辑端和动力输入电压。

先在无动力条件下确认FPGA复位时RPWM保持低电平、LCD预设50%且停止。接通动力并完成低速运行后，再复测板端逻辑电压和驱动动力端电压，将差异与是否出现串口重启信息、ready丢失或屏幕重新初始化一起记录。

表 22　供电与关键电平记录

测量位置	静止或无动力/V	低速运行/V（30%）	说明
PYNQ或外设3.3V逻辑供电	3.28	3.28	与3.3V标称值偏差0.6%，且运行前后读数不变，说明逻辑供电稳定
ADXL345供电	3.27	3.28	与逻辑轨电压相同，传感器与FPGA的I²C电平相互匹配
I²CSCL/SDA空闲高电平	3.28	3.28	接近3.3V，说明上拉有效，总线空闲时未被拉低
BTS7960R_EN/L_EN	3.27	3.28	两脚电压相同，且都高于使能门限，说明驱动器全程使能，L_EN没有漏接

测量位置	静止或无动力/V	低速运行/V（30%）	说明
BTS7960动力输入	12.11	11.95	带载压降0.16V，约1.3%；表征该工况下的供电变化
RPWM停止状态	0	1.01	停止时0V；运行时为PWM平均电压，逻辑高电平取同批实测3.28V

3.5.2 四键与停止联锁功能

按键测试从复位后的停止状态开始，将预设占空比从50%调至10%，观察每次操作对应的5%档位变化，并检查加档及上下限饱和。0%和100%边界在无动力条件下验证。

启停测试检查BTN3启动、BTN2停止、停止后档位保留及再次启动行为。软件联锁测试检查e命令抑制启动，以及r释放后仍需新BTN3事件启动；LIVE内输入s返回菜单，电机状态保持。结果见表23。

表 23　按键与联锁功能记录

测试动作	预期逻辑行为	实测结果
FPGA复位	预设50%，停止，RPWM低	上电或复位后LCD预设显示50%、电机不转，RPWM实测0V
BTN0/BTN1单次按压	分别减/加5%	每按一次档位变化5%，LCD与RPWM占空比同步变化
持续按住后松开	核对是否只形成一次调档	按住约3s只变化5%，松开后停在原档，未出现连发
上下限重复调档	保持0%或100%，不回绕	越过边界后分别停在0%和100%，继续按无变化，不回绕
BTN2后再次BTN3	停止保留档位，再按后启动	停止后档位保留原值，再按BTN3按该档位重新启动
e后按BTN3	软件联锁有效，不能启动	发送e后BTN3无响应，电机保持停止，RPWM维持0V
r后暂不按BTN3	仍停止，不自动恢复	发送r后电机仍停止，须再按BTN3才启动
连续监测中输入s	仅返回菜单，电机状态保持	输入s立即返回主菜单，转速与档位保持不变

3.5.3 PWM 占空比的测量方法

本次采用直流平均电压法核算PWM占空比。断开动力后按BTN3使运行锁存置一，测RPWM对GND的平均电压Vavg，以同批逻辑高电平VH=3.28V计算D=Vavg/VH，再折算Kh=D×4000。Kp=4000和25kHz来自RTL设计配置，Kh为等效高电平计数；该方法不测量脉冲周期、边沿和抖动。

10%、25%、50%、75%四组预设档位对应的平均电压折算占空比分别为10.1%、25.3%、50.0%、74.1%，最大绝对偏差为0.9个百分点，平均输出比例与预设基本一致。该结果反映平均占空比，板级周期、边沿和抖动未由此测量。

$$fpwm = fILA/Kp，\ Dmeas = 100Kh/Kp\%（9）$$

0%与100%为恒定电平，频率指标不适用。按键采样间隔为约20ms，属于输入事件处理节拍，与40 μs的设计PWM周期不同。表中设计常数、折算值与实际平均比例分别列示。

表 24　PWM 平均电压法折算记录

预设占空比	设计周期计数Kp	折算高电平计数Kh	设计频率/kHz	折算占空比/%
10%	4000	404	25.0	10.1
25%	4000	1012	25.0	25.3
50%	4000	2000	25.0	50.0
75%	4000	2964	25.0	74.1
0%/100%	4000	0/4000	——	0.0/100.0

注：Kp与设计频率由CLK_HZ/PWM_HZ推导；Kh由平均占空比折算，不是ILA采样结果。0%与100%为恒定电平。

3.6 转速测量与调速效果

3.6.1 码盘脉冲与计数核对

码盘以有效上升沿计数，默认每转20个有效边沿。三级同步与8周期稳定判定抑制短毛刺，1s门宽内累计C个脉冲，输出RPM=3C。单次原始输出的理论量化步进为3r/min，多次读数均值可为非整数。

表25给出系统转速与独立转速表的对照结果。正常基准下的负载跌速率用于工况判断，与测速误差分别统计。

3.6.2 转速表对照测量

转速表按每转一个有效反光标记配置，在稳定工况下保持测量位置与入射角，记录同一时段的LCD、串口转速和参考仪表读数，比较不同转速下的偏差。

$$eabs = |n - nref|，\ erel = 100|n - nref|/nref\%\quad（10）$$

参考转速非零时，相对误差为系统与参考读数之差的绝对值除以参考值，有符号误差表示高估或低估方向。表24所列独立对照点的最大相对误差为3.74%；零速不计算相对误差。

表 25　转速对照与误差记录

工况及重复编号	档位 /%	系统转速 /r·min⁻¹	参考转速 /r·min⁻¹	有符号误差 /r • min⁻ ¹	相对误差 /%
低速2	20	1023	1024	-1	0.10
中速1	35	3615	3635	-20	0.55
中速2	35	3612	3635	-23	0.63
高速1	50	4107	4089	+18	0.44
高速2	55	4551	4541	+10	0.22
高速3	55	4371	4541	-170	3.74

注：单次系统输出符合3r/min量化步进。正常基准与负载工况的对照见表28，与独立仪表精度分别评价。

3.6.3 转速误差与动态响应分析

转速结果从比例误差、偶发计数偏差和窗口滞后三方面分析。近似固定倍数偏差优先核对PPR与参考仪表配置；偶发跳高检查毛刺和多计；持续偏低检查漏计、对准及输入电平。加减速差异结合1s门宽的平均特性解释，误差结论附带原始对照读数。



图 33　系统转速与参考转速表对照（35%档，系统 2718 r/min，转速表 2709r/min）

占空比与转速关系按已有测量点描述，保留死区、非线性和负载影响。系统为开环PWM调速，基准跌速判断用于提示偏离正常工况，不参与转速闭环调节，也不自动补偿占空比。

3.7 加速度与声音采集测试

3.7.1 ADXL345 初始化与静态读数

电机停止时通过i命令初始化，并查询DEVID、ready及配置读回值。静态读数的主重力轴与安装方向相符，改变姿态后观察到符号和幅值转移，结果见表26。原始计数用于方向及量级检查。

传感器访问失败后，ready清零并发布SENSOR_ERROR，通过i重新初始化恢复。异常排查关注供电、共地、总线上拉与安装连接；首次恢复样本建立历史前值，V取零，后续有效样本再参与变化量和基准计算。

表 26　加速度初始化及静态检查记录

测试状态	DEVID /ready	X	Y	Z	记录说明
初始化后首次读取	0xE5/ready=1	-1	-261	-14	初始化首次读取正常，首次V=0；本行为单次读数
静止重复读取	0xE5/ready=1	2	-259	-16	静止读数稳定，主重力轴Y约−260，与安装姿态一致

测试状态	DEVID /ready	X	Y	Z	记录说明
姿态	0xE5/ready=1	1	2	255	Z轴竖直朝上，Z=255与1g≈256counts相符，X/Y接近零，三轴合成255，重力集中于Z正向。
重试初始化后	0xE5/ready=1	3	-256	-12	I²C重试后返回registerreadbackOK，恢复有效测量

3.7.2 振动变化量的工况比较

在固定传感器位置与线缆条件下，分别统计静止、低速及中速工况的V值。表27列出样本数、均值、中位数和范围，用于比较不同工况下相邻加速度读数的变化程度。

V反映相邻轮询样本的三轴变化，也受桌面运动、敲击和线缆牵拉影响。因此，工况比较保持安装与采样方式一致，结合背景波动解释差异，该指标不直接等同于冲击加速度或具体机械故障类别。

表 27　振动变化量工况统计记录

工况	参考转速	样本数	V均值 /counts	V中位数 /counts	V最小～最大
静止背景	0（静止）	6	3.2	2.5	1～7
低速稳态	1024	5	6.8	8	0～17
中速稳态	3635	5	103.6	88	17～258
同工况重复	1024	4	5.3	5.5	3～8
静止背景（工况记录）	0（静止）	3	2	2	1～3
正常运行35%	2707	3	260	198	157～425
加摩擦35%	2048	3	534	523	472～607
偏心轮模拟35%	1773	3	2250.67	2237	2021～2494

3.7.3 双声道与单帧声音有效性

音频测试保持麦克风位置固定，分别采集背景、靠近A位置发声及电机运行时的单帧数据。a命令返回AudiocaptureOK后，统计两路峰值与平均绝对值，结果见表28。

运行声音比较采用相同电源、位置和稳态转速；背景声与电机声分别记录。若某一路恒为零，先检查采样与配对；若大量样本长期停留在整数端点，检查输入幅值和链路饱和；若显示声音指示与单帧统计不一致，先比较两者窗口定义，不能直接判为传感器损坏。

表 28　音频单帧基础统计记录

输入或工况	接收结果	A峰值	B峰值	A平均绝对值	B平均绝对值
背景环境	AudiocaptureOK（16384B）	139	135	115	117
靠近A发声	AudiocaptureOK（16384B）	8420	620	3150	240
低速稳态	AudiocaptureOK（16384B）	133	128	129	115
中速稳态	AudiocaptureOK（16384B）	1514	1214	1306	1113
重复工况	AudiocaptureOK（16384B）	129	114	123	110

3.8 显示交互与运行表现

3.8.1 LCD 与串口一致性

停止、启动、调档与稳态记录中的LCD和串口使用相同状态来源。RPM、Vib需考虑各自更新窗口，声音只在相同指标下比较趋势。实际占空比直接读取status2第二通道低8位，并与LCD档位对照；control的保留低位不用于推算档位。

LCD采用状态快照绘制参数，串口按软件循环输出记录。LCDFrame表示复位后曾完成显示帧，界面变化还受传感器读取、转速门宽及绘制时间共同影响。实际使用时按各自的刷新窗口理解数值变化，避免把不同更新周期的短暂差异解释为数据冲突。

3.8.2 整机运行表现与状态恢复

已有正常、加摩擦和偏心轮模拟工况记录表明，系统能够持续输出转速、振动变化量和双通道声音指示，完成按键调速、本地显示与串口交互。原有同工况统计列于表29，新增连续输出片段见第3.8.4节；部分片段处于启动过渡或未触发异常确认，运行状态须结合实际State和SpeedFault判断。

状态恢复由传感器重试与电机停止联锁分别组织。传感器未就绪时不采用无效变化量，重新初始化后清除历史样本标志，首次成功读取的V取零。电机停止保留预设档位，软件ESTOP释放后仍需新的启动事件，使监测恢复与动力恢复具有明确的状态边界。

3.8.3 同工况多源对照与提示评价

多源记录同时包含PWM档位、系统转速、V、声音及状态提示。独立转速表用于精度对照，RPMBase用于同档位正常基准比较，声振基准按当前转速选择分桶。表29给出各工况的统计与提示结果。

原有标定输出包含PWM/RPMBase、VibBase与SoundBase，状态输出包含State及SpeedFault。表29所对应的加摩擦与偏心轮模拟记录出现相对正常基准的跌速及声振升高，并形成ABNORMAL提示。该结果限于表中工况与采样片段，新增截图另在第3.8.4节分析；通用异常提示不区分具体机械故障类别。

表 29　同工况多源对照记录

工况编号	参考转速	系统转速	V统计	声音A/B统计	显示提示及备注
中速稳态	3635	3615	均值103.6（17～258）	峰值1514/1214	NORMAL，无故障提示
基准设置35%	—	2715（单条）	VibBase=555	SoundBase=277	正常转速基准2707r/min；用于工况比较
正常35%	2707	2718（均值）	均值260	187.67/156.67	NORMAL；SpeedFault=0；N=3
加摩擦35%	2048	2040.33（均值）	均值534	376.67/390.67	ABNORMAL；SpeedFault=1；N=3
偏心轮35%	1773	1772（均值）	均值2250.67	3139/3009.33	ABNORMAL；SpeedFault=1；N=3

3.8.4 基准标定与不同工况的串口记录

本组记录依次对应基准标定、正常运行设定、摩擦异常设定和偏心异常设定。图中保留串口输出区，工况名称描述实验施加条件，State与SpeedFault表示程序当时的判断。表29保留原有同工况统计，本节采用新截图中的典型行分析，不将不同片段合并为同一组均值。

（1）基准标定。进入n命令后，终端持续输出Calibrating字段。图34中50%档位经历SETTLE递减及RPMBase从0到有效值的过程，后段可见RPMBase=3974；55%档位的末条记录为RPM=4452、RPMBase=4452。VibBase与SoundBase随有效样本积累及当前转速分桶变化，截图中的数值属于标定过程，不作为整段固定阈值。



图34　基准标定串口记录 50%与55%档位

（2）正常运行设定。图35前段PWM=40%、RUN=0、RPM=0，程序输出STOPPED；启动后进入SETTLING。t=4500ms行记录RPM=1506、RPMBase=3090、Vib=988、VibBase=18、SoundA/B=246/261、SoundBase=139，实际输出ABNORMAL而SpeedFault=0。该片段尚不能作为稳态NORMAL的证据；声振值已高于相应高阈值，而跌速标志尚未置位，两者采用独立的连续确认条件。



图35　正常运行设定下的停止 启动与判定过渡记录

（3）摩擦异常设定。图36由停止和稳定等待转入CHECKING，后段在PWM=35%时连续输出NORMAL、SpeedFault=0。t=5000ms行的RPM=2673、RPMBase=2601、Vib=362、VibBase=216、SoundA/B=102/100、SoundBase=144，当前转速未低于基准，振动和声音也未达到该行对应的高阈值。这张截图未记录到持续确认的摩擦异常提示，不能据此认定摩擦工况均能触发ABNORMAL。



图36　摩擦异常设定下的启动过渡与监测记录

（4）偏心异常设定。图37在35%档位多次输出ABNORMAL、SpeedFault=1；改为40%后先进入SETTLING，随后再次出现ABNORMAL。t=27000ms行记录RPM=2052、RPMBase=3090、RPMDrop=33%、Vib=1238、VibBase=60、SoundA/B=1367/1395、SoundBase=130，跌速和声振偏离同时可见。该结果支持这一片段的异常提示，程序输出仍为通用ABNORMAL，不能解释为自动识别了偏心故障类别。




图37　偏心异常设定下的跌速 声振变化与异常提示记录

表30　新增串口截图的典型记录与判读

记录及位置	可读字段	程序输出与含义
基准标定末条	PWM=55%；RPM=4452；RPMBase=4452	Calibrating；正常参照仍在采集更新
正常运行设定 t=4500ms	PWM=40%；RPM=1506；RPMBase=3090；Vib=988	ABNORMAL；SpeedFault=0；不能作为稳态 NORMAL 证据
摩擦异常设定 t=5000ms	PWM=35%；RPM=2673；RPMBase=2601；Vib=362	NORMAL；SpeedFault=0；该行未满足异常确认条件
偏心异常设定 t=27000ms	PWM=40%；RPM=2052；RPMBase=3090；Vib=1238	ABNORMAL；SpeedFault=1；显示 RPMDrop=33%

新增记录表明，工况名称与软件状态需要分别记录，尤其应区分启动过渡和稳定运行。偏心片段显示了异常提示，摩擦片段保留了未触发的结果，正常运行设定中也出现了偏离基准的输出。现有截图仅覆盖短时片段，适合核对数据链路和判断过程，不能据此计算误报率、漏报率或故障分类准确率。

3.9 当前限制与改进方向

当前限制主要为采集时间一致性、连续音频缓存和软件执行状态。加速度采用低速轮询，音频按需接收单帧，转速按固定门宽更新，三者尚无公共时间戳；部分链路标志表示复位后曾有活动。后续可增加有效期、采集时间和丢样计数，完善联合观测记录。

PL停止键和PWM独立于软件事务执行，LIVE支持e命令退出并联锁停止；标定及音频事务尚未统一分发所有软件命令。驱动器使能常接高电平，显示提示不直接切断动力。后续可完善跨状态命令分发及独立使能控制。

优化实现已在现有100MHz约束下通过建立、保持时序分析，后续重点是扩大时序裕量和完善外部接口约束。测量方面保持安装条件与指标定义一致，声振相对基准判断与独立仪表精度分别评价，继续提高记录的可比性。

第四部分 总结

4.1 设计总结与后续工作

本作品完成了基于Zynq-7020的小型电机声振与转速监测系统，实现四键PWM控制、码盘测速、双声道声音处理、加速度访问、正常基准标定、联合异常提示与LCD/串口显示。优化工程在100MHz目标下WNS为0.294ns、WHS为0.020ns，资源占用处于器件容量内。已有工况记录体现了调速、参数观测与正常及扰动状态提示能力，系统在已演示工况下运行稳定。后续围绕公共时间记录、连续音频缓存、接口约束和软件命令分发完善工程。

4.2 工程设计体会

多模块集成的首要问题是接口一致。PWM、码盘、传感器、音频与LCD需要共用明确的时钟、复位、引脚和状态定义。以固定节拍任务和软件事务划分职责，有助于沿输入、处理、输出逐级定位问题。

电机控制需要同时定义初始状态和恢复路径。预设档位与运行锁存分离，使复位不启动、停止保留档位和释放联锁不自动恢复具有一致逻辑。接口变更时，RTL、软件、显示与测试步骤应同步更新。

测量指标必须与采样方法对应。器件输出数据率、软件读取间隔、计数门宽和显示刷新属于不同时间尺度，相邻加速度差、衰减声音指示和单帧平均绝对值也具有不同含义。明确单位和窗口后，工况之间的比较才有依据。

工程验证结合实现分析与独立测量。资源和时序报告评价硬件实现条件，转速表提供机械参考，万用表核对供电与平均输出比例，串口和LCD记录工况变化。区分设计推导、工具结果、单次读数与工况统计，可使结论对应具体证据。

4.3 大模型协作记录

4.3.1 协作任务与输入材料

工程整理和调试中，大模型承担时序定位、接口检查及测试证据审查等辅助分析。团队提交RTL与Vitis源码，以及Vivado报告、关键路径截图、仿真输出、串口日志和Jupyter执行记录。模型根据这些材料提出修改方案，团队运行Vivado、Vitis及板级实验后反馈结果，供下一轮分析使用。功能和性能结论仍以工具输出和实测材料为依据。

本节摘录原始协作中的提示词，并归纳模型回答的技术要点，结合归档文件说明结论如何修正。完整交互保存在随附的《工程包整理与补充》及相关原始导出记录中；工程内report/model_collaboration_record.md可用于查找各开发节点。提示词摘录保留原意。

4.3.2 典型提示词与模型回答

（1）提交材料与时序基线审查。团队提出：“根据我的所有工程资料和仿真结果，给我总结一个能提交的工程包，缺的东西再告诉我怎么补充”。模型检查发现，原工程已生成BIT，但100MHz下WNS为−39.029ns、TNS为−2462.099ns，仍有346个建立时序失败终点。回答要求追踪最差路径，并补齐构建、验证和复现材料。验收时需分别核实功能、时序及部署证据，BIT生成成功本身不足以说明工程满足提交条件。

（2）保持接口的时序优化。提示词为：“优化工程，保证时序通过，指标漂亮，不改变其他设置，可以用原版vitis”。模型以保留板卡引脚、时钟和软件接口为约束，建议按最差路径修改运算结构，随后核对HWH并完成布局布线验收。时序是否通过须由Vivado实际实现确认；原ELF能否沿用，还取决于接口检查和板级回归结果。

实现中先缩短FIR31乘加路径，后续瓶颈依次转向LCD转速显示、测速算术和DC反馈运算，各轮WNS为−39.029ns、−5.261ns、−4.843ns和−4.389ns。历史DMA14优化构建随后达到+0.058ns；后续DMA16构建在现有100MHz约束下达到+0.294ns，WHS为+0.020ns。每轮修改后均重新读取最差路径，下一轮方案据此调整。

（3）优化成果与提交版本的一致性。协作中曾提出：“不不不，我要一个好看的报告，可以修改代码，有一个好的时序结果，然后交之前跑好的代码”。这一要求涉及性能结果和部署版本的对应关系。报告中的时序、资源和功能结论须关联各自版本，历史可运行版本与正在优化的源码分开保存，新生成的部署文件也单独留档。旧BIT不能引用新实现的时序成绩，旧版运行照片同样不能证明新构建已完成整机回归。

（4）PYNQ技能验证证据审查。针对“jupyter要这里就够了吧”的提问，模型核对Notebook的实际执行输出和原始BIN，检查Overlay加载、DMA容量、完整帧接收及文件解析。记录显示，7个预期外设地址核对通过，Overlay加载成功；DMA实际接收16384字节，保存并解析了4096个32位数据字。这些结果支持该组DMA16样例的数据接收链路，尚不足以评价声学精度和故障识别准确率，也不适用于另一组BIT。

4.3.3 自我纠错与结论修正

（1）源码引用错误。首次FIR流水线仿真出现VALID_FAIL，首个样本的out_valid提前有效。模型起初从有效信号与流水线对齐入手排查。反馈中的DUT仍有旧版sum变量，却没有新流水级寄存器，检查重点因而转向实际源码。使用get_files列举同名fir31.v后，确认工程存在重复引用，并统一了仿真所用版本。历史记录随后出现FIR31_PIPELINE_TEST_PASS，检查369个输出样本，延迟为6周期。发生这类异常时，应先核实源文件路径和仿真层次，再决定是否修改运算。

（2）软件兼容性核对。优化初期主要检查端口和AXI地址是否保持不变，后续补查了GPIO宽度、DMA模式、流位宽、长度字段以及状态字语义。归档日志给出了STATIC_CONTRACT_PASS和VITIS_ABI_PASS，分别对应所检查的源码接口和硬件参数。即使这些比较通过，仍需实际运行才能确认某个ELF与新平台的兼容性。

（3）DMA长度边界与版本区分。历史DMA14的单次长度上限为$2^{14}-1=16383$字节，4096个32位数据字需要16384字节，超过上限1字节。独立PYNQ实验改用16位长度配置，容量为65535字节。DMA14历史主工程与DMA16验证样例分别登记证据，后续DMA16构建另行留档。按容量公式，16384字节至少需要15位长度字段；工程选用16位，并不意味着所有DMA场景都必须采用16位。

（4）异常采样记录的解释。第一份串口采集中途出现ADXL345通信异常，这一时段不能用来证明传感器持续正常。原异常日志予以保留，后续正常采集中有235条状态输出为Sensor=OK。现有记录未能单独确定电气故障原因，只能反映通信异常及重新采样的过程，尚不能据此认定传感器损坏，或确认某项硬件修复有效。

4.3.4 协作工作流与证据归档

协作采用人工参与的迭代工作流。团队提出问题并固定约束，向模型提交源码和工具证据；模型分析后给出候选修改。执行仿真与实现、根据失败输出修正、核对部署文件及软件接口等工作由团队完成，随后上板采集并归档结论。模型负责辅助分析和生成候选步骤，方案选择与结果判定仍由团队承担。现有记录反映的是逐轮协作，未实现自动多智能体并行开发。

提示词和回答连同纠错记录一起归档，并关联相应源码、仿真日志、时序报告、HWH、Notebook及BIN。结果按已验证、已观察和待验证区分。编译输出只能证明编译阶段完成，确认相应测试实际执行则需查看运行通过标记。布局布线报告反映给定约束下的时序；对应硬件版本在特定工况下的表现，还需查阅板级记录。

4.4 技能包的提炼过程

4.4.1 从失败与观察形成可复用规则

技能包按时序、接口、仿真、文件一致性及板级证据编排检查方法。每项方法以触发条件和原始失败输出为起点，从中提取不依赖RS555型号的判断依据，并写明输入要求、执行方法、通过条件及失效条件。案例仍保留RS555固定地址、20脉冲/转配置和具体阈值，迁移到其他工程时重新指定。

原工程生成BIT后仍存在负裕量。一个模块优化后，最差路径又转移到其他模块，单次修改因而不能作为时序收敛的依据。技能包要求保持目标频率，逐轮检查实际最差路径，同时记录资源代价。功能回归还需跟随结构变化：FIR流水线增加后检查有效信号延迟，DC反馈分级后核实输入间隔。

重复RTL引用曾使实际仿真对象偏离预期，源码检查因此需要确认引用唯一性。硬件更新可能影响已有Vitis软件，模块端口比较与HWH参数核对据此加入检查流程。完整DMA帧超过长度上限的失败则表明，接口名称或AXI地址相同仍不足以判定请求可执行；接收前应计算请求字节数，并与读取的硬件容量比较。

历史日志同时保留了编译输出和运行输出，其中还包含传感器异常；文件名相同的BIT也可能来自不同版本。归档时按验证层级区分材料，失败原件继续保留，以SHA-256识别具体文件。通过标记须能关联源文件版本和测试输入，并对应部署文件，仅保存成功截图无法完成上述核对。

4.4.2 技能包组成与使用方式

（1）时序报告审查。skill/timing/说明关键路径定位及回退条件。tools/timing_audit.py从Vivado报告中提取WNS、TNS、建立时序失败终点和保持裕量。设置--require-pass后，已识别报告若不满足内部时序条件，工具返回失败，构建流程可据此阻止该版本进入通过状态。报告尚未生成时，工具不能预测布局布线结果。

（2）硬件接口契约比较。skill/interface/给出HWH核对方法，tools/hwh_contract.py比较两份HWH的外设实例、AXI基址及高址、GPIO宽度和DMA关键配置。输出列出差异，软件迁移时据此逐项评估。实例名称和文件路径取自输入，其他工程不沿用本项目示例地址作为固定标准。

（3）仿真运行门禁。skill/verification/提供整数黄金参考、有效信号对齐和边界用例的检查方法。tools/simulation_gate.py读取完整日志，查找指定通过标记，同时排除其

能够识别的致命错误和失败标记。相应提示词模板要求一并提供位宽、符号、饱和规则、输入节拍与完整输出，防止浮点近似比较或仅有编译成功信息时误判测试结果。

（4）版本与上板证据。tools/manifest_verify.py校验文件清单，工程scripts/check_submission.py配合核对部署材料。skill/board/与troubleshooting.md记录上板回归方法及常见故障处理。文件检查确认的是材料身份和一致性；传感器通信及按键、电机、LCD、音频功能仍需通过各自的板级实验验收。

（5）PYNQ数据接收案例。skill/validation/pynq_dma16/保存原始Notebook与PCM二进制文件，记录Overlay元数据检查和下载，以及寄存器观察、S2MM接收、缓存维护、双通道解析过程。接收前核对DMA模式和长度能力，确认缓冲区字节数与数据打包；完成后读取实际接收字节数，结合完成状态检查文件长度。若超时或报错，须先确认DMA停止并安全恢复，之后才能释放缓冲区或重试。

复用者阅读skill/README.md确定目标任务后，可选择时序审查、HWH对比或仿真门禁入口，替换案例文件路径并输入新工程材料。prompts/review_templates.md列明时序诊断、平台兼容性和证据审查所需的输入；tests/test_skill.py保留回归样例。工具输出与原始输入文件一并保存，供后续复核。

4.4.3 有效性验证与结果

归档的skill_unit_test.log记录5项离线单元测试通过，检查内容包括优化时序报告接受、基线负时序报告拒绝、HWH契约比较、仿真标记及提交文件一致性。负时序样例专门检验工具能否拒绝已知不合格输入，成功路径之外也保留了失败路径的验证。这些测试只覆盖现有固定样例，尚不能据此认定所有Vivado报告格式和异常日志均已覆盖。

历史DMA14优化构建的WNS为+0.058ns，资源占用为LUT4308、FF6196、DSP84。新报告及后续协作记录中的DMA16构建达到WNS+0.294ns、WHS+0.020ns，使用LUT4329、FF6220、DSP84。原始基线为LUT5074、FF6033、DSP51；与其相比，优化后寄存器和DSP开销增加。旧包的性能JSON、历史日志和时序数据仍用于追溯各自版本，不能替代新版构建记录。

历史协作记录中，FIR31检查369个样本，LCD数值检查8项，整体脚本反馈ALL_SIM_TESTS_PASS。归档优化目录虽有测试平台和编译日志，各测试的完整运行原件尚未收齐。技能包保留了重新执行测试并保存完整日志的入口；仅凭现有编译输出，不能认定本次已重新完成全部RTL回归。

PYNQ板级记录来自Python3.8.2、PYNQ2.7.0环境。Notebook显示DMA长度字段为16，实际接收16384字节，保存4096个32位数据字。对原始BIN按低16位和高16位有符号整数解析后，两通道范围分别为−133～−35和−111～−11，均方根分别为86.41和63.76counts，与Notebook输出一致。该对照说明这一样例的数据在接收、存储及解析后保持一致；采样率、幅频特性和故障识别精度尚未据此完成测量。

4.4.4 适用范围与失效条件

具备Vivado文本报告、HWH元数据和可执行RTL测试的AMDFPGA/Zynq工程，可复用这些检查方法。应用范围包括风机、水泵、电机台架和多通道数据采集工程的实现验收。Overlay及simpleS2MM接收流程迁移到其他PYNQ工程时，需要重新核实板卡支持与IP驱动，并检查时钟、数据宽度、通道打包和TLAST定义。上述其他设备和板卡仍属于迁移场景，现有材料未证明已完成跨设备实机验证。

时序工具只能判断当前约束覆盖的实现结果。外部输入输出延迟缺失时，非负WNS不足以证明真实接口要求得到满足；异步或多周期例外使用不当也会影响这一判断。目标频率一旦改变，应重新核实时序结论是否对应原要求。无法识别报告格式时，结果不能视为通过。HWH工具比较的只是选定地址和参数，未覆盖全部寄存器语义，也不能替代缓存一致性及电气连接检查。

FIR流水线要求保持原系数、位宽和饱和规则，输出需对齐6周期延迟。当前DC分级实现的前提是相邻有效输入至少间隔4个时钟，每周期连续有效的数据流不满足这一条件。测速算术特化基于本项目20脉冲/转等参数；更换码盘或门宽后，原推导需重新验证。算法优化能否迁移，取决于原始数值规则和输入节拍是否成立。

板级结果仅适用于实际测试的软硬件组合。独立PYNQ样例与主工程裸机环境分别归档，样例接收成功不能证明最新主工程同版BIT/ELF已通过整机回归。旧归档的DMA16验证目录尚未附上能够独立识别的成套样例BIT/HWH，Notebook和BIN可复核已有结果；重新下载并复现实验前，仍须配齐对应硬件文件。技能包目前的有效性依据是已有工具测试和历史工程优化记录，板级验证限于指定PYNQ-Z2样例。迁移到新目标后的结论，应在完成验证后给出。

第五部分 参考文献

[1] FPGA-based wireless sensor nodes for vibration monitoring system and fault diagnosis[J]. Measurement, 2017-01-18.

[2] Low-Power Detection and Classification for In-Sensor Predictive Maintenance Based on Vibration Monitoring[J]. IEEE, 2022-02-24.

[3] Design of embedded bearing fault diagnosis system based on Zynq-7000[C]. IEEE, 2017-09-01.

[4] Embedded Bearing Fault Detection Platform Design for the Drivetrain System in the Future Industry 4.0 Era[C]. IEEE, 2021-04-19.

[5] A Multimode SoC FPGA-Based Acoustic Camera for Wireless Sensor Networks[C]. IEEE, 2018-07-01.

[6]AMD.Zynq7000SoCTechnicalReferenceManualUG585Version1.15[EB/OL].2026-02-06[2026-11-01].https://docs.amd.com/r/en-US/ug585-zynq-7000-SoC-TRM/Zynq-7000-SoC-Documents.

[7]ANALOGDEVICES.ADXL3453-AxisDigitalAccelerometerDataSheetRevG[EB/OL].2022[2026-11-01].https://www.analog.com/media/en/technical-documentation/data-sheets/adxl345.pdf.

[8]AMD.AXIDMALogiCOREIPProductGuidePG021Version7.1[EB/OL].2025-06-24[2026-11-01].https://docs.amd.com/r/en-US/pg021_axi_dma/Introduction.

[9]AMD.AXIIICBusInterfaceLogiCOREIPProductGuidePG090Version2.1[EB/OL].2024-12-18[2026-11-01].https://docs.amd.com/r/en-US/pg090-axi-iic/Introduction.

[10]AMD.AXIGPIOLogiCOREIPProductGuidePG144Version2.0[EB/OL].2026-01-30[2026-11-01].https://docs.amd.com/r/en-US/pg144-axi-gpio/Introduction.